



Optimized DC booster charge pump in 180 nm CMOS technology suitable for radar and RFID applications

A. Shakeri , M.Radmehr ^{ib}*, A.R Ghorbani

*Assistant Professor, Faculty of Electrical Engineering, Sari Branch, Islamic Azad University, Sari, Iran

*Associate Professor, Hakim Sabzevari University, Sabzevar, Iran
(Received: 2022/04/22, Revised: 2022/06/20, Accepted: 2022/07/24, Published: 2022/09/21)

DOR: <https://dor.isc.ac/dor/20.1001.1.23454024.1401.10.1.6.5>

ABSTRACT

In this paper, a new charge pump in CMOS technology is designed and implemented. By using the body bias to reduce the threshold voltage and controlling the voltage by using the voltage reference circuit, a DC to DC voltage booster circuit with high efficiency has been achieved to provide an input voltage of 320 millivolts and an output voltage of more than 1 volt. Simulations have been done so that the proposed voltage booster circuit can be analyzed in a state where the results are close to the fabrication results. The results indicate that compared to previous works, smaller capacitors have been used to reduce the area of the circuit as well as high output voltage by using the minimum number of transistors. The simulation results with 25 pF charge pump capacitor in each clock pulse frequency of 200 kHz show that the input voltage of 350 millivolts reaches 1.2 volts in less than 2 milliseconds. The proposed circuit can be suitable for radar and RFID applications with low power consumption.

Keywords: Low Power Radar, Charge Pump, Boost Voltage Converters, High Efficiency, Low Area. Stability time, RFID

This article is an open-access article distributed under the terms and conditions of the Creative Commons Attribution (CC BY) license.

Publisher: Imam Hussein University

Authors




*Corresponding Author Email: Radmehr@iausari.ac.ir

علمی - پژوهشی

پمپ بار افزایشدهنده DC بهینه یافته در تکنولوژی ۱۸۰ نانومتر CMOS مناسب برای کاربردهای

راداری و شناسایی از طریق فرکانس‌های رادیویی

عباس شاکری^۱، مهدی رادمهر^{۲*}، علیرضا قربانی^۳ 


۱- دانشجوی دکترا، ۲ و ۳- استادیار، دانشکده مهندسی برق، واحد ساری، دانشگاه آزاد اسلامی، ساری، ایران

(دریافت: ۱۴۰۱/۰۲/۲۰، بازنگری: ۱۴۰۱/۰۳/۳۰، پذیرش: ۱۴۰۱/۰۵/۰۲، انتشار: ۱۴۰۱/۰۶/۳۰)

DOR:<https://dor.isc.ac/dor/20.1001.1.23454024.1401.10.1.6.5>



* این مقاله یک مقاله با دسترسی آزاد است که تحت شرایط و ضوابط مجوز (CC BY) Creative Commons Attribution توزیع شده است.

نویسندگان 

ناشر: دانشگاه جامع امام حسین (ع)

چکیده


در این مقاله یک پمپ بار جدید در تکنولوژی CMOS طراحی و پیاده‌سازی شده است. با به‌کارگیری بایاس بدنه برای کاهش ولتاژ آستانه و کنترل ولتاژ با به‌کارگیری مدار مرجع ولتاژ، به مدار افزایشدهنده ولتاژ DC به DC با راندمان بالا جهت تأمین ولتاژ ورودی در حد ۳۲۰ میلی‌ولت و ولتاژ خروجی بالای یک ولت دست‌یافته شده است. شبیه‌سازی‌های لازم انجام شده است تا بتوان مدار افزایشدهنده ولتاژ پیشنهادی را در حالی که نتایج نزدیک به نتایج ساخت باشد بتواند تحلیل شود. مشخصات حاکی از آن است که در مقایسه با کارهای انجام شده قبلی، از خازن‌های کوچک‌تر جهت کاهش مساحت مدار و همچنین ولتاژ خروجی بالا با به‌کارگیری حداقل تعداد ترانزیستور بهره برده شده است. نتایج شبیه‌سازی با خازن پمپ بار ۲۵ پیکوفاراد در هر طبقه و فرکانس پالس ساعت ۲۰۰ کیلوهرتز نشان می‌دهد که ولتاژ ورودی ۳۵۰ میلی‌ولت در کمتر از ۲ میلی‌ثانیه به ۱٫۲ ولت می‌رسد. مدار پیشنهادی می‌تواند مناسب برای کاربردهای با توان مصرفی پایین و به‌کارگیری برداشت انرژی برای تأمین ولتاژهای موردنیاز در مدارهای راداری و شناسایی از طریق فرکانس‌های رادیویی باشد.

کلیدواژه‌ها: رادار کم‌توان، پمپ بار، مدار افزایشدهنده ولتاژ، راندمان بالا، مساحت کم، زمان پایداری، برداشت انرژی

۱- مقدمه

حرارت، می‌توان اقدام به برداشت انرژی کرد. از طرفی دیگر، برداشت انرژی به‌صورت ولتاژی بسیار ناچیز است و به‌کارگیری آن مستلزم استفاده از یک افزایشدهنده برای تبدیل ولتاژ حاصل از برداشت انرژی می‌باشد. مدارهای افزایشدهنده ولتاژ باید قادر به کار تحت ولتاژ تغذیه پایین باشند و یا از یک شارژر اولیه در هنگام راه‌اندازی استفاده کنند. مشکل اصلی در الکترونیک وجود سلف‌ها، خازن‌ها، مقاومت‌ها و دیودها در این مدارات است که حجم زیادی در جانمایی را به خود اختصاص می‌دهند. این اتفاق روی آوردن به تکنولوژی CMOS در این زمینه را نتیجه داده است و می‌تواند نوید بهبود بازده و کارایی را در این سیستم‌ها بدهد. بحث‌های توان مصرفی در بلوک‌های طراحی شده، اندازه مدار طراحی شده، تداخل، مقدار سیگنال به نویز در کاربردهای راداری [۱]، زمان پایداری و... از مهم‌ترین مواردی هستند که در این نوع طراحی‌ها مدنظر قرار می‌گیرند. چندین راه‌حل برای حل مشکل توان تلفاتی زیاد وجود دارد که با تغییر در نوع طراحی مداری و یا تغییر در ساختار می‌توان ایجاد کرد که با وجود زمان‌بر نبودن تغییرات طراحی ولی صرفه‌جویی قابل‌ملاحظه‌ای می‌توان داشت، ولی با

در سال‌های اخیر در عرصه تبدیل توان در سیستم‌های بلوک‌های راداری کارهای زیادی صورت‌گرفته است و در سیستم‌های الکترونیک هم با الگوبرداری از این روش‌ها مدارهای افزایشدهنده ولتاژ DC-DC در توان‌های پایین طراحی و ساخته شده‌اند. از طرفی سیستم‌های رادارهای پالسی و سیستم‌های شناسایی از طریق فرکانس‌های رادیویی که از بلوک‌های مختلف تغذیه و آشکارساز فاز و نوسان‌ساز محلی تشکیل شده‌اند، تغذیه این نوع بلوک‌ها در طولانی‌مدت به‌عنوان یک چالش مطرح می‌شود. قاعدتاً یک باتری بزرگ، اندازه را افزایش می‌دهد که مطلوب طراحان مداری در سیستم‌های راداری نیست. از طرفی باتری با منابع تغذیه کوچک نیز نیاز به تعویض مکرر دارند که این امر نیز پیشنهاد نمی‌شود. این بلوک‌ها اغلب نیاز به نرخ دیتای سریعی داشته و انرژی زیادی مصرف می‌کنند. با به‌کارگیری منابع انرژی موجود از جمله



شکل (۳). بلوک دیاگرام مدار پمپ بار پیشنهادی

در مدار پیشنهادی بالک همهٔ افزاره‌های CMOS در اینورتر به سورتس متناظر هریک متصل است. باتوجه به ساختار اینورتر، سیگنال کنترلی هر طبقه در شاخه‌های A و B، از ولتاژهای بالای ساخته شده در طبقهٔ بعد گرفته می‌شود. در دوره زمانی اول، سیگنال پالس ساعت CLK پایین و CLKB بالاست. در هر دورهٔ زمانی، شارژ همواره توسط یکی از شاخه‌ها به خروجی منتقل می‌شود. در هر طبقه با افزایش VDD به خروجی طبقهٔ قبل و انتقال آن به طبقهٔ بعد، باعث می‌شود تا در کمتر از ۲ میلی‌ثانیه در خروجی مدار ولتاژ تقریبی ۱٫۲ ولت به دست آید.

سیگنال‌های پالس ساعت CLK و CLKB به وسیلهٔ یک مولد پالس ساعت تولید می‌شوند که ولتاژ قله تا قله هر دوی آنها برابر VDD است. بالک همهٔ افزاره‌های CMOS در اینورتر به سورتس متناظر هریک متصل است. باتوجه به ساختار اینورتر، سیگنال کنترلی هر طبقه در شاخه‌های A و B، از ولتاژهای بالای ساخته شده در طبقهٔ بعد گرفته می‌شود. در دوره زمانی اول، سیگنال پالس ساعت CLK پایین و CLKB بالاست و در هر دورهٔ زمانی، شارژ همواره توسط یکی از شاخه‌ها به خروجی منتقل می‌شود. در هر طبقه با افزایش VDD به خروجی طبقهٔ قبل و انتقال آن به طبقهٔ بعد، باعث می‌شود تا در ۲ میلی‌ثانیه در خروجی مدار، ولتاژ تقریبی ۱٫۲ ولت به دست آید. از مزایای طراحی مدار افزایش ولتاژ پیشنهادی این است که در ولتاژهای ورودی پایین، اثر بدنه کم شده و ماسفت‌ها می‌توانند سریع‌تر خاموش و روشن شوند. همچنین ولتاژ گیت - سورتس بالاتر و ولتاژ آستانه پایین‌تر باعث کاهش تلفات هدایتی می‌شود. همچنین با تولیدکردن منبع VDD ولتاژ پایین مورد نیاز، تخمینی دقیق از شبیه‌سازی به دست می‌آید که می‌تواند مناسب‌تر برای مقایسه با کارهای ساخت باشد. شکل (۴) که ساختار اصلی مدار پیشنهادی را نشان می‌دهد، دارای دوشاخه بوده که هر شاخه شامل شش طبقه است که طبقه اول شامل دو NMOS و PMOS بوده که بعد از اتصال گیت‌هایشان، زوج متقابل شده‌اند. از طبقهٔ دوم تا پنجم PMOSها دو زوج متقابل شده و در طبقه آخر هم NMOS و PMOS دوهدهو زوج متقابل هستند.

کماکان ضعف در کارکرد در ولتاژهای پایین برای تغذیه می‌باشد [۵-۷]. وجود یک مدار پمپ بار به منظور برداشت انرژی دریافتی از محیط و مصرف آن برای سیستم‌های الکتریکی همواره یک چالش برای متخصصان این زمینه بوده است. به همین دلیل پمپ بارهای مختلفی تاکنون طراحی شده‌اند که هریک از آنها نقاط ضعف و قوت خود را داشته‌اند. پمپ بار دیکسون یک پمپ بار ساده بوده که توسط یک چنگ با استفاده از کلیدهای استاتیکی بهبود یافت و پس از آن یک پمپ بار خطی طراحی شد که نمی‌توانست همواره شارژ را به خروجی برساند. به همین دلیل از یک شاخهٔ جبران‌کننده بهره گرفته شد که در نهایت به پمپ بار دوشاخه‌ای بدل شد. پس از آن پنگ با ارائهٔ یک پمپ بهینه‌شدهٔ دوشاخه‌ای به همراه اسپلاتور داخلی توانست نتایج بسیار خوبی را از خود به نمایش بگذارد. پمپ بار پنگ تا مدت‌ها پرچمدار مدارهای پمپ بار بود و توجه بسیاری از متخصصان را به خود جلب کرده بود. در این بخش یک مدار پمپ بار در تکنولوژی ۱۸۰ نانومتر CMOS ارائه شده که عملکرد بهتری نسبت به پمپ بار پنگ دارد. در ادامه به توضیح کامل این مدار پمپ بار و مدار اسپلاتور داخلی در نظر گرفته برای آن پرداخته خواهد شد.

مدار پمپ بار پیشنهادی دارای دوشاخه بوده که هر شاخه شامل چهار طبقه است که طبقهٔ اول شامل دو NMOS و دو PMOS که بعد از اتصال گیت‌هایشان، زوج متقابل شده‌اند. از طبقهٔ دوم تا طبقهٔ سوم PMOSها، دوهدهو زوج متقابل شده و در طبقهٔ آخر هم NMOS و هم PMOS دوهدهو زوج متقابل شده‌اند. ولتاژ ورودی مدار ۳۰۰ میلی‌ولت است و خروجی پمپ بار باید در ۰٫۳ میلی‌ثانیه به بالای ۱٫۲ ولت برسد. فرکانس در نظر گرفته شده برای این مدار ۲۰۰ کیلوهرتز است.

هر اتصال دیودی که توسط ترانزیستورها اعمال می‌شود می‌تواند در نقش امپدانس معادل درین - سورتس در ترانزیستور باشد که به صورت زیر محاسبه می‌شود:


$$R_{eq} = \frac{L}{\mu \times Cox \times (V_{gs} - V_{th}) \times W} \quad (1)$$

جایی که V_{gs} همان ولتاژ گیت - سورتس بوده و V_{th} ولتاژ آستانه و L همان طول گیت بوده و W پهنا یا عرض گیت است. R_{eq} باعث ازدست‌دادن رسانایی می‌شود که بازده پمپاژ و قابلیت انتقال بار را کاهش می‌دهد. یک سوئیچ اتصال دیودی گسترده‌تر با طول کانال کوتاه‌تر می‌تواند برای کاهش R_{eq} استفاده شود، اما V_{th} را در یک فرایند استاندارد CMOS مدرن افزایش می‌دهد. بلوک دیاگرام مدار پمپ بار پیشنهادی در شکل (۳) و شماتیک مدار پیشنهادی در شکل (۴) مشخص شده است.

مقدار ولتاژ آستانه به کمتر از V_t کاهش می‌یابد. شرایط مشابهی در PMOS، هنگامی که پایهٔ بالک متصل به یک ولتاژ کمتر از سورس باشد رخ خواهد داد؛ بنابراین می‌توان با استفاده از تکنیک بایاس بدنه کاری کرد که افزاره در ولتاژهایی کمتر از ولتاژ منبع تغذیه عمل کند. همچنین ولتاژ بایاس بدنه باید به‌دقت انتخاب شود تا بتواند ولتاژ آستانه را کاهش و درایو شدن جریان را افزایش دهد. بایاس بدنه ماسفت می‌تواند ولتاژ آستانه را کاهش داده و ناحیهٔ وارونگی را افزایش دهد. اسیلاتور طراحی شده که در شکل (۴) آورده شده است شامل پنج‌طبقه اینورتر بوده که خروجی Clk از طبقهٔ پنجم اسیلاتور و ClkB از طبقهٔ چهارم اسیلاتور با سه اینورتر گرفته می‌شود و در ناحیهٔ زیر آستانه کار می‌کند. فرکانس کار بهینهٔ این اسیلاتور ۲۰۰ کیلوهرتز می‌باشد. بافرهای عیب‌های خروجی سیگنال پالس ساعت و عیب لبه‌های آن را کاهش می‌دهند. همچنین باید اضافه کرد که بافرها موازی عمل می‌کنند. پس از راه‌اندازی، افزایش ولتاژ پله‌ای می‌تواند برای تغذیه از ولتاژ بالای خودش استفاده کند و مقدار V_{start} بالا، اسیلاتور حلقه‌ای را خاموش کرده و در مدت‌زمان خاموشی به حالت آماده‌به‌کار می‌برد. به دلیل نسبت پایین عرض به طول افزاره اینورتر، جریان جاری شده در ناحیهٔ زیر آستانه PMOS در اینورتر قابل چشم‌پوشی است. اولاً در ولتاژهای ورودی پایین، اثر بدنه کم شده و ماسفت‌ها می‌توانند سریع‌تر خاموش و روشن شوند. همچنین ولتاژ گیت سورس بالاتر و ولتاژ آستانهٔ پایین‌تر باعث کاهش تلفات هدایتی می‌شود. دوماً استفاده از هر دو نوع NMOS و PMOS در هر دوشاخه باعث کاهش تلفات اشتراک شارژ معکوس می‌گردد. سوماً علاوه بر دارا بودن یک اسیلاتور داخلی، از تعداد ترانزیستور کمتری برای طراحی آن استفاده شده است و در نتیجه مساحت کمتری استفاده می‌شود [۱۰-۱۲].


شکل (۵) مدار افزایش‌دهنده ولتاژ افزایش‌دهنده پیشنهادی در این مقاله را نشان می‌دهد. سمت راست مدار شاخه A و سمت چپ مدار را شاخه B نامیده شده است. سیگنال‌های پالس ساعت CLK و CLKB به‌وسیله یک مولد پالس ساعت تولید می‌شوند که ولتاژ قله تا قله هر دوی آنها برابر V_{DD} است. بعدها مدار پمپ بار دوشاخه‌ای طراحی شدند. وقتی مدار پمپ بار پیشنهادی برای کاربردهای منبع تغذیه ولتاژ پایین طراحی می‌شود، اولین اقدام، ساخت یک اسیلاتور حلقه‌ای است که بتواند پالس ساعت‌های بدون نویز فاز در حوزه فرکانس و یا جیت در حوزه زمان تولید کند.

در این طراحی مدار مولد پالس‌های Clk و ClkB آورده شده است. بعد از عبور از سه اینورتر، شکل پالس خروجی تیزتر شده و به پالس نهایی، مدار مصحح دیوتی‌سایکل طراحی شده است. Duty Cycle نزدیک ۵۰ درصد باید باشد؛ اما خروجی‌ها، مقادیری کمتر و بیشتر از ۵۰ درصد دارند. برای اصلاح این مشکل، مدار DCC بهبودیافته که در شکل (۶) آورده شده است.



شکل (۴). مدار نوسان‌ساز بکار برده شده در طراحی


مدار نوسان‌ساز پیشنهادی به‌صورت تعدادی فرد از اینورترهای پشت‌سرهم قرار گرفته شده است که توسط شرط بارک هاوزن، شرط نوسان برقرار می‌شود.




شکل (۵). مدار افزایش‌دهنده ولتاژ افزایش‌دهنده پیشنهادی

اسیلاتور طراحی شده می‌تواند در ولتاژهای پایین‌تر از منبع تغذیه کار کند در نتیجه افزاره باید در ناحیهٔ زیر آستانه کار کند. بایاس بدنه ماسفت می‌تواند ولتاژ آستانه را کاهش و ناحیهٔ وارونگی را افزایش دهد. اگر ولتاژ بایاس بدنه NMOS خیلی بزرگ باشد، جریان بزرگی از بالک به سورس جاری خواهد شد که مشکلات جدی را برای افزاره ایجاد می‌کند. اگر اختلاف ولتاژ V_{SB} کاهش یابد و مقدار آن منفی شود،


و اعمال دماهای مختلف، دامنه تغییرات کم و قابل قبولی را از خود نشان و نتیجه دهد.



شکل (۷). خروجی تحلیل حالت گذرای نوسان ساز




شکل (۸). روند افزایش ولتاژ خروجی با اعمال ولتاژ ورودی ۳۲۰ میلی‌ولت در تحلیل حالت گذرا



شکل (۹). شبیه‌سازی در دماهای مختلف مدار پیشنهادی

یکی از مشکلات اصلی در این نوع طراحی‌ها روشن شدن ترانزیستور در ولتاژهای پایین است که دلیل آن پایین تر شدن ولتاژ آستانه بوده است.



شکل (۶). مدار DCC بهبود یافته پیشنهادی


طبق این طراحی که متشکل از طبقه کنترل و پمپ بار می‌باشد، منابع جریان متصل شده به خروجی می‌توانند ریپل خروجی را کاهش داده‌اند. در این طراحی در بازه Duty cycle ورودی بین ۱۰ تا ۹۰ درصد در فرکانس‌های بالاتر نیز، خروجی Duty cycle نزدیک ۵۰ درصد می‌دهد که مناسب برای کاربرد در مدارهای با فرکانس‌های بالاتر نیز می‌باشد. اهمیت این طراحی برای دقت و افزایش سرعت در رسیدن به پایداری مدار کلی می‌باشد.

۳- نتایج و بحث

شکل (۷) نتیجه تحلیل حالت گذرای مدار نوسان ساز پیشنهادی را نشان می‌دهد. در ادامه و در شکل (۸) روند افزایش ولتاژ خروجی با اعمال ولتاژ ورودی ۳۲۰ میلی‌ولت در تحلیل گذرا آورده شده است. این بخش مربوط به نتایج شبیه‌سازی شده می‌باشد. شکل (۹) شبیه‌سازی در دماهای مختلف را نشان می‌دهد. طبیعتاً هر مداری بعد از طراحی و شبیه‌سازی اولیه باید در معرض تغییرات دمایی و فرایند قرار گیرد و صحت نتیجه باید در دماهای مختلف تست و بررسی شود تا در صورت تغییرات اساسی در خروجی، تغییرات لازم در طراحی اعمال شود. همچنین در شکل (۱۰) نیز تغییرات گوشه‌های فرایند که شامل TT و SS و FF و SF و FS می‌باشند که در شبیه‌سازی‌ها اعمال شده است و نتایج خروجی دستخوش تغییرات قابل ملاحظه نشده است. در نهایت نیز تحت یک جدول مقایسه، مقادیر به دست آمده از شبیه‌سازی گزارش شده است که نتایج به دست آمده با کارهای انجام شده قبلی مقایسه شده است. لازم به ذکر است که منظور از گوشه‌های فرایند، عبارت اولی گوشه‌ای است که ترانزیستور NMOS در آن قرار دارد و عبارت دومی حالتی است که ترانزیستور PMOS در آن قرار دارد. یعنی به عنوان مثال SF به منزله این است که ترانزیستورهای NMOS آن Slow یا ولتاژ آستانه بالاتری نسبت به حالت متداول دارند و ترانزیستورهای PMOS آن Fast بوده و ولتاژ آستانه کمتری نسبت به حالت متداول را دارند. طبیعتاً مداری بهتر و در اولویت طراحی است که بتواند در شرایط مختلف

(mS)				
ولتاژ خروجی (V)	۱,۲	۱,۱	۰,۷	۱,۲
بازدهی راندمان	۶۰	۵۸	۶۶	۶۷
تعداد ترانزیستور	۸۷	--	۴۸	۴۲

همان‌طور که انتظار می‌رود، به دلیل کاهش تعداد ترانزیستورهای ارائه شده برای مدار پیشنهادی، اندازه کلی جانمایی مدار نیز کاهش پیدا کرده است که این امر می‌تواند در کاهش بلوک‌های داخلی سیستم‌های راداری نیز مورد توجه قرار گیرد چرا که یکی از دغدغه‌های اصلی طراحان در سیستم‌های راداری و شناسایی از طریق فرکانس‌های رادیویی، مساحت اشغال شده تراشه‌ها و توان مصرفی آن‌ها می‌باشد.




شکل (۱۰). شبیه‌سازی در گوشه‌های مختلف فرایند

برای این مورد از سوئیچ‌های انتقال شارژ استاتیک می‌توان استفاده کرد. با استفاده از ولتاژ بالای پیش‌بینی شده طبقات بعدی برای کنترل طبقات قبلی سوئیچ‌ها می‌توانند به طور مؤثرتری روشن و خاموش شوند. مدار پیشنهادی به طور خودکار زمان مرده بین پالس‌های کلاک را بر اساس ولتاژ ورودی بهینه می‌کند. در تکنیک بایاس بدنه، می‌توان با همان ولتاژ تغذیه مدار پمپ را راه‌اندازی کرد. در مدار پیشنهادی هر زیر سلول شامل یک جفت ترانزیستور PMOS-NMOS و یک خازن پمپاژ است. تکنیک بایاس بدنه با ترانزیستورهای کمکی به کل اینوترهای مدار اسیلاتور اعمال می‌شود طوریکه مدار بتواند با منبع ولتاژ پایین مشابه مدار پمپ بار عمل کند. جانمایی مدار کلی پیشنهادی در شکل ۱۰ آورده شده است که توسط نرم‌افزار کیدنس انجام شده است. در جدول ۱ مقایسه نتایج به‌دست‌آمده با کارهای انجام شده قبلی را نشان می‌دهد.

جدول (۱). مقایسه نتایج به‌دست‌آمده و گزارش آن

مدار پیشنهادی	[۹]	[۸]	[۴]	مرجع
۱۸۰ نانومتر	۶۵ نانومتر	۱۸۰ نانومتر	۱۸۰ نانومتر	تکنولوژی CMOS
پمپ بار	پمپ بار	پمپ بار	پمپ بار	ساختار
۶	۴	۶	۶	تعداد طبقه
۳۲۰	۵۵۰	۹۰۰	۳۲۰	ولتاژ ورودی (mV)
۲۵	۴۰	--	۲۴	خازن پمپ (pF)
۲۰	۲۰	--	۷,۵	خازن خروجی (pF)
۲	--	۳	۱	زمان پایداری



شکل (۱۱). جانمایی مدار کلی پیشنهادی در مقاله

۴- نتیجه‌گیری

در این مقاله یک مدار پمپ بارشش طبقه‌ای با اسیلاتور داخلی که توانایی تولید دو سیگنال پالس ساعت به‌صورت هم‌زمان با دوفاز مخالف را دارد، برای کاربردهای راداری و شناسایی از طریق

- Midwest Symp. Circuits Syst. (MWSCAS), Florence, Italy, pp. 1-4, 2016.
- [9] A. Mahmoud, M. Alhawari, B. Mohammad, H. Saleh and M. Ismail, "A Gain-Controlled, Low-Leakage Dickson Charge Pump for Energy-Harvesting Applications," in IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 27, no. 5, pp. 1114-1123, 2019.
- [10] Carlos A. Pinheiro, Fabián Olivera, Antonio Petraglia, "A Three-Stage Charge Pump with Forward Body Biasing in 28 nm UTBB FD-SOI CMOS," IEEE Transactions on Circuits and Systems I: Regular Papers, vol.68, no.11, pp.4810-4819, 2021.
- [11] Tingxu Hu, Mo Huang, Yan Lu, Rui P. Martins, "A Capacitor-Cross-Connected Boost Converter with Duty Cycle < 0.5 Control for Extended Conversion-Ratio and Soft Start-Up," IEEE Transactions on Circuits and Systems I: Regular Papers, vol.69, no.10, pp.4272-4283, 2022.
- [12] Andrea Ballo, Alfio Dario Grasso, Gaetano Palumbo, "A Bulk Current Regulation Technique for Dual-Branch Cross-Coupled Charge Pumps," IEEE Transactions on Circuits and Systems II: Express Briefs, vol.69, no.10, pp.4128-4132, 2022.

فرکانس‌های رادیویی با توان مصرفی پایین با مساحت مصرفی بهینه معرفی شده است. با استفاده از بایاس بدنه و تکنیک‌های بکار گرفته شده، مدار پمپ بار می‌تواند عملکرد خوبی را از خود نشان دهد. بکار گرفتن دوشاخه به طور هم‌زمان با دو پالس ساعت با فاز مخالف باعث تسریع خاموش و روشن‌شدن ترانزیستورها شده و در نتیجه با ولتاژ ورودی پایین ۳۰۰ میلی‌ولت و فرکانس ۲۰۰ کیلوهرتز، در خروجی مدار در ۲ میلی‌ثانیه ولتاژ خروجی به بالای ۱٫۲ ولت به دست می‌آید. این طراحی با استفاده از پروسه ۱۸۰ نانومتر تکنولوژی CMOS صورت گرفته و به دلیل استفاده از تعداد ترانزیستور کمتر و خازن‌های کوچک‌تر مساحت کمتری را مصرف می‌کند. به‌کارگیری تکنیک‌های برداشت انرژی همواره می‌تواند در جهت کاهش توان مصرفی برای این بلوک‌های ذکر شده در مقاله مفید و کاربردی باشد.

۵- مراجع

- [1] M. Nilforoosh and R. Aghajani, "SINR Enhancement in Co-located MIMO RADAR with Multiple Targets," Journal of Radar, vol. 8, no. 2, 2020 (Serial No. 24) (In Persian).
- [2] F. Pan and T. Samaddar, "Charge Pump Circuit Design," New-York :McGraw-Hill, 2006.
- [3] W. W. Lau and L. Siek, "A 2.45 GHz CMOS rectifier for RF energy harvesting," in 2016 IEEE wireless power transfer conference (WPTC): IEEE, pp. 1-3, 2016.
- [4] H. Peng, N. Tang, Y. Yang and D. Heo, "CMOS Startup Charge Pump with Body Bias and Backward Control for Energy Harvesting Step-Up Converters," in IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 61, no. 6, pp. 1618-1628, 2014.
- [5] A. Ballo, A. D. Grasso and G. Palumbo, "A High-Performance Charge Pump Topology for Very-Low-Voltage Applications," in IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 67, no. 7, pp. 1304-1308, 2020.
- [6] A. Mahmoud, M. Alhawari, B. Mohammad, H. Saleh, and M. Ismail, "A charge pump-based power management unit with 66%-efficiency in 65 nm CMOS," in 2018 IEEE International Symposium on Circuits and Systems (ISCAS): IEEE, pp. 1-4, 2018.
- [7] Ballo, G. Giustolisi, A. D. Grasso, and G. Palumbo, "A Clock Boosted Charge Pump with Reduced Rise Time," in 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS): IEEE, pp. 605-608, 2018.
- [8] A. Mahmoud, M. Alhawari, B. Mohammad, H. Saleh, and M. Ismail, "A multi-input, multi-output power management unit using Dickson charge pump for energy harvesting applications," in Proc. IEEE 59th Int.