

طراحی و ساخت مدار پس‌رگولاتور به منظور رسیدن به ضریب بهبود MTI بالا در فرستنده یک رادار آرایه فاز

هادی بیهقی^۱، رضا فاطمی مفرد^{۲*}

۱- کارشناسی ارشد، ۲- استادیار، دانشگاه صنعتی مالک اشتر

(دریافت: ۹۷/۱۱/۰۲؛ پذیرش: ۹۸/۰۲/۱۷)

چکیده

یکی از عوامل بسیار مهم جهت حذف کلاتر در خروجی گیرنده رادار و افزایش ضریب بهبود فیلتر MTI، در رادار ردگیر کاهش ریبیل تغذیه کاتد است. راه حل مناسب برای این موضوع، قرار دادن یک مدار پس‌رگولاتور، به صورت سری با تغذیه کاتد لامپ تقویت کننده است. در این مقاله مدار پس‌رگولاتور برای کاهش ریبیل درون پالسی تغذیه کاتد یک فرستنده لامپی توان بالا برای رسیدن به ضریب بهبود ۵۰ dB طراحی، شبیه‌سازی و ساخته شده و نتایج آزمایش حاصل از ساخت، ارائه شده است. ویژگی شاخص کار حاضر رسیدن به افت درون پالس کمتر از ۰/۰۵٪ در تغذیه کاتد لامپ کلاسترون توان بالا با دامنه ولتاژ حدود ۲۰ KV و جریان پالسی ۲۰ A با زمان وظیفه ۷٪ است که موجب رفع محدودیت ضریب بهبود MTI، به واسطه ریبیل تغذیه کاتد و رسیدن به ضریب بهبود ۵۰ dB می‌شود. طراحی و ساخت مدار پیشنهادی، با فناوری نیمه‌هادی است که آن‌هم در نوع خود نوآوری می‌باشد.

واژگان کلیدی

پس‌رگولاتور، فرستنده، ضریب بهبود MTI، تغذیه کاتد، افت درون پالسی بسیار کم

۱- مقدمه

فاکتور با حرف I نمایش داده می‌شود و توسط طراح رادار مشخص و به عنوان پارامتر ورودی برای طراحی تغذیه کاتد و گرید لامپ داده خواهد شد. منبع تغذیه کاتد در فرکانس‌ها و عرض پالس‌های مختلف رادار (با حفظ دوره کار ۷٪) طبق محاسباتی که در ادامه ذکر می‌گردند باید حداکثر افت درون پالس کمتر از ۰/۰۵٪ درصد داشته باشد. برای ساخت منبع تغذیه کاتد مقالات زیادی وجود دارد و راه‌حل‌های زیاد پیشنهاد شده است ولی حفظ افت درون پالسی تغذیه کاتد به میزان ۰/۰۵٪ در لامپ کلاسترون با ولتاژ کاتد ۲۰KV و جریان پالس ۲۰A چالشی است که در این مقاله به آن پرداخته می‌شود. از طرفی حداکثر انرژی قابل تحمل کاتد لامپ به خاطر جرقه داخلی احتمالی باید کمتر از ۱۰J باشد که باعث می‌شود نتوانیم ریبیل را با افزایش بسیار زیاد ظرفیت خازن در خروجی تغذیه کاتد جبران نمود.

در فرستنده‌های رادارهای غیر فعال یک لامپ وظیفه تقویت سیگنال مایکروویو فرکانس بالا را بر عهده دارد. در رادارهای MTI مهم‌ترین مشخصه، افزایش نسبت سیگنال به کلاتر در خروجی گیرنده است. در رادارهای MTI فاز سیگنال RF ارسالی مبنای مقایسه فاز دریافتی در گیرنده است تا بتوان با مقایسه آن‌ها و استفاده از فیلترهای MTI کلاتر را حذف یا بسیار تضعیف کرد. در نتیجه نیاز به استفاده از تقویت کننده نیمه‌هادی یا لامپ‌های تقویت کننده کلاسترون یا TWT^۲ برای همدوسی بین فرستنده و گیرنده است. مهم‌ترین اثر نامطلوب یک لامپ میزان تغییر شیفیت فاز در خروجی لامپ نسبت به ورودی آن است که باعث عبور کلاتر از فیلترهای MTI و کاهش نسبت سیگنال به کلاتر در خروجی گیرنده رادار خواهد شد.

در جهت کاهش تغییرات فاز لامپ باید منبع تغذیه کاتد ریبیل پالس به پالس و درون پالسی کمی داشته باشد. میزان این ریبیل متناسب با میزان ضریب بهبود MTI تعیین می‌شود این

* نویسنده مسئول: fatemi@mut.ac.ir

¹ Moving target indicator

² Traveling wave tube

³ Post regulator

در کاربرد لامپ موج پیوسته^۱، اگر پیش‌رگولاتور قادر به پاسخ‌گویی سریع به ولتاژهای گذرای منبع اصلی باشد استفاده از پس‌رگولاتور ممکن است ضرورت نداشته باشد. با این حال، حتی در کاربردهای موج پیوسته، استفاده از پس‌رگولاتور معمولاً مطلوب است.


در سیستم‌های مدوله‌شده پالسی، برای تأمین توان متوسط مورد نیاز، از ترانسفورماتور تولید ولتاژ بالا استفاده می‌شود. همچنین خازن‌های HV که به خروجی یکسوکننده‌های متصل شده‌اند وظیفه هموارسازی‌های ولتاژ را دارند (شکل ۲). هر چقدر خازن‌ها بزرگتر باشند، ولتاژ با تغییرات دوره کار تغییرات کمتری خواهد داشت. برای اینکه انرژی ذخیره‌شده در خازن‌ها کمتر از بیشینه مقدار مجاز برای جلوگیری از آسیب‌های مرتبط با الکترون‌ها در حین دشارژ آرک، باشد، باید خازن‌ها به اندازه کافی کوچک باشند، مگر این‌که از مدارات محافظ پیچیده کروبار استفاده شود.

در سامانه‌های هواپرد، محدودیت‌های اندازه، هم برای ترانسفورماتور اینورتر HV و هم در خازن‌های هموارساز وجود خواهد داشت. در این مورد، حتی مقادیر خازن‌ها باید از محدودیت‌های در نظر گرفته‌شده برای ذخیره انرژی نیز کمتر باشند.

رگولاسیون ترانسفورماتور اینورتر HV تحت شرایط دوره کار متغیر، عامل اصلی تعیین‌کننده تغییرات ولتاژ است.

در یک سامانه پالسی، خازن‌های هموارسازی جریان لامپ را در طول پالس تغذیه می‌کنند. در نتیجه، در طول پالس با افت ولتاژ مواجه خواهیم شد.

هر چه خازن‌های هموارساز کوچکتر باشند، افت ولتاژ بیشتر خواهد شد.




شکل (۲۲): پس‌رگولاتور در یک لامپ بیم خطی TWT یا کلا

توان‌های پایین پیشنهاد می‌شود [۱-۲]. در توان‌های بالا یک منبع تغذیه با سرعت جبران‌سازی بالا استفاده می‌شود [۳-۵] که رپیل درون پالس تا ۱٪/۱۰ دارند. در رادارهای ردگیر با عرض پالس بالا معمولاً یک لامپ خلأ از جنس تترود یا تریود نقش سویچ در ناحیه تریودی را بازی می‌کند. به‌طور مثال در تغذیه کاتد لامپ TWT رادار هواپیمای F14 یک لامپ تترود سری با تغذیه کاتد وظیفه پس‌رگولاتور را بر عهده دارد که چالش خنک‌کاری و تهیه لامپ و عمر نسبی کم آن نکاتی است که نیروی بهره‌بردار با آن روبروست [۶]. طرح ارائه‌شده کاملاً نیمه‌هادی بوده و فقط مطلوب بارهای با جریان ثابت نیست. در فصل دوم با توجه به ضریب بهبود MTI مقدار درصد رپیل درون پالسی تغذیه کاتد لامپ مشخص می‌شود و در فصل سوم با پیشنهاد یک مدار پس‌رگولاتور سری با تغذیه کاتد لامپ رپیل درون پالسی کاتد جبران‌سازی می‌شود و در پایان نتایج ساخت آورده شده است.

۲- پس‌رگولاسیون رگولاتورهای لامپ‌های بیم خطی

معنای رگولاسیون و افت ولتاژ خروجی را می‌توان با توجه به بار پالسی از شکل (۱) فهمید.



شکل (۱): شکل موج بار و ولتاژ خروجی

پس‌رگولاتور [۸] به‌منظور پایداری سریع ولتاژ کاتد یا بیم یک لامپ بیم خطی (شکل ۲) مورد استفاده قرار می‌گیرد. رگولاسیون از طریق تغییر افت ولتاژ، V_{pr} ، در دو سر ترانزیستورهای سری صورت می‌گیرد.

۳- مشخص کردن پارامترهای تغذیه کاتد بر اساس ورودی سیستمی

ورودی سیستمی طرح یک رادار برد بلند با ضریب بهبود MTI ۵۰ dB و توان بالای ۵۰ KW با زمان وظیفه ۷٪ و عرض پالس ۲۰۰ μs می‌باشد. با جستجو بر روی لامپ‌های محدود در نهایت یک لامپ کلاسترون با ولتاژ کاتد ۲۰ KV و جریان ۲۰A با مشخصات طرح سازگار بود و معیار طراحی مدار پس‌رگولاتور شد.

۳-۱- محاسبه ریپل درون پالسی

یکی از مهم‌ترین عوامل مؤثر بر کارایی رادار MTI افت درون پالسی ولتاژ کاتد است. افت ولتاژ در مدت زمان عرض پالس باعث می‌شود تا فاز RF خروجی لامپ نسبت به ورودی متفاوت باشد. ضریب بهبود MTI مقدار مجاز این شیف‌ت فاز را مشخص می‌کند. دست‌یابی به حداقل شیف‌ت فاز مناسب تابعی از مشخصات ولتاژ کاتد، ولتاژ گرید و ویژگی‌های لامپ مایکروویو است.

رابطه شیف‌ت فاز و ضریب بهبود عبارتست از [۷]:

$$I = 20 \log 1/\Delta\theta \quad (1)$$

I: ضریب بهبود MTI

$\Delta\theta$: حداکثر شیف‌ت فاز مجاز

بنابراین، می‌توان نوشت:

$$50 = 20 \log \frac{1}{\Delta\theta} \rightarrow \Delta\theta = 0.003 \text{ rad} \approx 0.18 \text{ deg}$$

از طرف دیگر رابطه بین شیف‌ت فاز و افت ولتاژ در لامپ

کلاسترون عبارتست از [۸]:

$$\frac{\Delta\theta}{\theta} = \frac{1}{2} \frac{\Delta V}{V} \quad (2)$$

θ : طول الکتریکی لامپ (l/λ) ضرب در 2π

$\Delta\theta$: حداکثر شیف‌ت فاز مجاز

V: ولتاژ کاتد

ΔV : ریپل یا افت درون پالس

طول الکتریکی لامپ کلاسترون (فاصله بین موج‌بر ورودی تا موج‌بر خروجی) حدود ۶ cm است. با توجه به طول موج حدود

وظیفه پس‌رگولاتور، تصحیح افت ولتاژ در طول پالس است، تا از اثرات نامطلوب پوشینگ فاز داخل پالس جلوگیری کند.

پس‌رگولاتور همچنین ولتاژ کاتد را پالس به پالس تثبیت می‌کند، از این‌رو، اثرات نویز فاز RF ایجادشده به‌وسیله پوشینگ فاز داخل پالس در لامپ فرستنده به حداقل می‌رسد.

علاوه بر این، پس‌رگولاتور، زمان رگولاسیون‌دهی اینورتر HV و حلقه پیش‌رگولاتور را هنگام ایجاد حالت‌گذرای در خط توان و یا زمانی که چرخه کار بار تغییر می‌کند، جبران‌سازی می‌نماید. به‌علت رگولاسیون محدود ترانسفورماتور HV که ناشی از اندوکتانس نشستی، تلفات هسته و سیم‌پیچ است، ولتاژ خروجی با تغییرات دوره کار تغییر می‌کند. حتی اگر از طرف پیش‌رگولاتور به سمت HV، بازخورد وجود داشته باشد، اما به‌علت ازدیاد انرژی ذخیره‌شده در خازن‌های هموارساز HV و ترانسفورماتور HV، زمان پاسخ‌دهی برای تصحیح آن کند خواهد بود.

مدار پس‌رگولاتور که در شکل (۲) آورده شده است از عنصر تنظیم‌کننده سری بهره می‌برد (یک ماسفت). که به‌وسیله مدار اندازه‌گیر ولتاژ کاتد تحریک می‌شود.

عناصر تنظیم‌کننده خطی که ممکن است در پس‌رگولاتورها مورد استفاده قرار بگیرند عبارتند از:

- لامپ تریود یا تترود
- ماسفت، ترانزیستور دوقطبی یا IGBT ولتاژ بالا
- رگولاتور نوع تقویت‌کننده مغناطیسی (تنها برای لامپ‌های CW)


عناصر تنظیم‌کننده باید زمان پاسخ‌گویی سریعی داشته باشند تا امکان جبران افت ولتاژ را برای پالس‌های با عرض کم در سامانه‌های راداری را فراهم کنند. این مقدار می‌تواند از کمتر از یک میکروثانیه تا چند میکروثانیه متغیر باشد.

مدار اندازه‌گیر می‌تواند یک مقسم ولتاژ و یا یک مقاومت تغذیه‌شده از منبع جریان شناور باشد.

از این‌رو، این روش برای جبران تغییرات ولتاژ خط ورودی کافی است و می‌تواند در کاربردهای لامپ CW مورد استفاده قرار گیرد. لازم به ذکر است که این روش برای جبران افت داخل پالس و پالس به پالس، خیلی کند عمل می‌کند.

قدرت است که در ناحیه تریودی کنترل می‌شوند. در این ناحیه رابطه ولتاژ و جریان ماسفت شبیه یک مقاومت متغیر عمل می‌کند. در واقع در این ناحیه با افزایش جریان گیت اهم درین سورس ماسفت کاهش می‌یابد.

جایگاه مدار پس‌رگولاتور پیشنهادی در شکل (۳) آمده است که در ادامه عملکرد خازن‌های لینک اولیه و ثانویه مدار پس‌رگولاتور آورده شده است.



شکل (۳): جایگاه مدار پس‌رگولاتور در تغذیه کاتد لامپ کلاسترون

۴-۱- باس خازنی لینک اولیه کاتد (خروجی اینورترها)

وظیفه این باس به‌نوعی تنظیم کردن ولتاژ خروجی اینورتر است اما وظیفه اصلی این باس پشتیبانی از ولتاژ لینک ثانویه خازنی است تا از افت ولتاژ آن در حین پالس جلوگیری کند. به‌منظور تحقق این امر باید این خازن علاوه بر تأمین جریان پالسی در طول پالس، خازن لینک ثانویه را مجدداً شارژ کند. در طراحی این خازن تصور می‌شود حداکثر عرض پالس جریان بار برابر $300 \mu s$ است. در این زمان باید کل جریان بار یعنی $20 A$ توسط این خازن تأمین شود. در حالی که فرض شود این خازن تا $20700 V$ شارژ باشد و ولتاژ آن در انتهای پالس تا $700 V$ مجاز به افت باشد، در نتیجه با توجه به رابطه زیر مقدار این خازن طراحی می‌شود.

$$C = \frac{I \times t_{\text{pulse}}}{\Delta V} = \frac{20 \times 300 \times 10^{-6}}{700} = 8.57 \mu F$$

۴-۲- باس خازنی لینک ثانویه کاتد

به‌منظور تأمین ولتاژ $20 kV$ تغذیه کاتد از یک باس خازنی استفاده می‌شود. ولتاژ این باس توسط کنترل‌کننده و با کمک رگولاتور خطی و اینورترهای اینترلیوشده ثابت نگه داشته می‌شود.

علاوه بر این، تغذیه کاتد دارای محدودیت‌هایی در ریپل پالس به پالس و ریپل درون پالسی است که برای طراحی خازن

در $3 cm$ باند X ، طول لامپ حدود 2 طول موج می‌شود. از طرفی هر طول موج معادل 2π رادیان است. بنابراین:

$$\theta = 2\pi \times 2 = 4\pi \text{ radian}$$

$$\frac{\Delta\theta}{\theta} = \frac{1}{2} \frac{\Delta V}{V} \rightarrow \frac{0.003}{4\pi} = \frac{1}{2} \frac{\Delta V}{20000} \rightarrow \Delta V = 9.55 V$$

یعنی افت ولتاژ کاتد در مدت زمان وجود پالس نباید بیشتر از حدود $10 V$ باشد. البته باید توجه داشت که دستیابی به چنین کیفیت ولتاژی در کاتد کار پیچیده و دشواری است؛ که به راحتی قابل دستیابی نیست. روش مرسوم در این موارد استفاده از مدار پس‌رگولاتور است. پس‌رگولاتور نوعی رگولاتور خطی سریع جهت کاهش افت درون پالس لامپ است. این رگولاتورها به خاطر تلفات بالا عمدتاً با استفاده از لامپ‌های تترود و یا تریود پیاده‌سازی می‌شوند. نوع نیمه‌هادی آن‌ها نیز در حال توسعه‌اند. از طرفی استفاده از منابع تغذیه فرکانس بالا و با قدرت جبران‌سازی بالا یکی از روش‌های در حال توسعه است. با توجه به اینکه امکان پیاده‌سازی مقدار ریپل درون پالسی کمتر از 0.5% با منابع تغذیه کلیدزنی ولتاژ مستقیم^۱ به‌علت داشتن سلف نشستی و خازن پارازیتی ترانس تغذیه دشوار است تنها روش استفاده از یک منبع تغذیه کلیدزنی ولتاژ بالا برای تأمین توان متوسط با سرعت جبران‌سازی پایین است که وظیفه تأمین توان متوسط لامپ و جبران‌سازی ریپل پالس به پالس را دارد و سری با آن یک مدار پس‌رگولاتور است که انتهای به زمین وصل شده است. مدار پس-رگولاتور بین خازن لینک اولیه (خازن‌های منبع تغذیه $20 kV$) و خازن لینک ثانویه (خازن بعد از مدار پس‌رگولاتور) قرار دارد. هدف پس‌رگولاتور ثابت نگه‌داشتن ولتاژ خازن لینک ثانویه با پیش‌خور کردن جریان است که در ادامه شبیه‌سازی و پیاده‌سازی آن آورده شده است.

۴- طراحی و شبیه‌سازی مدار پس‌رگولاتور


مهم‌ترین بخش مدولاتور، تغذیه کاتد آن است.

منبع تغذیه کاتد از دو بخش اصلی زیر تشکیل شده است:

- بخش مربوط به توان پایه مدولاتور
- بخش مربوط به جبران‌سازی ریپل درون پالس (رگولاتور خطی سریع)

به‌منظور جبران سریع افت پالس از یک رگولاتور خطی سریع استفاده شده است. مبنای این رگولاتور، چند ماسفت موازی

¹ DC Power supply



شکل (۴): منطق کنترلی در نظر گرفته شده برای رگولاتور سریع

این رگولاتور دارای زیر بخش‌های زیر است که در ادامه به توضیح هر کدام پرداخته می‌شود:

- تولیدکننده ولتاژ گیت ماسفت در ناحیه تریودی
- جمع‌کننده ولتاژ با سرعت بالا به منظور اجرای منطق کنترلی
- بازخورد ولتاژ
- قرائت‌کننده جریان بار

در صفحه بعد شکل (۵) به جهت وضوح بهتر نقشه کل شبیه‌سازی مدار پس‌رگولاتور آورده شده است و در ادامه هر بخش به جزئیات شرح داده می‌شود.

۴-۳- تولیدکننده ولتاژ گیت ماسفت در ناحیه تریودی

برای اینکه ماسفت در ناحیه تریودی قرار بگیرد و همانند یک منبع جریان متغیر رفتار کند لازم است تا یک مدار راه‌انداز برای آن طراحی شود. مدار راه‌انداز از یک تقویت‌کننده تفاضلی تشکیل شده است. خروجی تقویت‌کننده تفاضلی به گیت ماسفت وصل می‌شود و با توجه به اختلاف ولتاژ پایانه‌های آن جریان گیت ماسفت و جریان بار تعیین می‌گردد. تقویت‌کننده تفاضلی استفاده شده باید دارای سرعت زیاد و جریان‌دهی خوبی باشد به همین دلیل در شبیه‌سازی‌ها از قطعه LM7171 استفاده شده است.

مدار طراحی شده در شکل (۶) نمایش داده شده است. برای درایو ماسفت در ناحیه تریودی از LM7171 استفاده شده است. جریان بار توسط یک مقاومت 0.4Ω قرائت شده و به پایه منفی آپ امپ متصل می‌شود. ولتاژ پایه مثبت از جمع‌کننده خروجی کنترل‌کننده ولتاژ و جریان بار (کاتد لامپ) تأمین می‌شود.

این لینک محدودیت‌هایی ایجاد می‌کند. در این بخش به طراحی و محاسبه مقدار خازن بر اساس محدودیت‌های موجود پرداخته می‌شود.

تغذیه کاتد جریان پالسی می‌کشد و در ابتدای پالس لینک ثانویه وظیفه تأمین جریان مورد نیاز را بر عهده دارد. بر این اساس با تأمین این جریان باس مورد نظر دچار افت ولتاژ می‌شود. پس از طی تأخیر زمان عملکرد رگولاتور باس اولیه وظیفه تأمین جریان بار و همچنین شارژ مجدد لینک ثانویه را بر عهده دارد.

برای تغذیه کاتد افت ولتاژ درون پالسی حداکثر 0.05% ولتاژ نامی مجاز است. با توجه به این‌که ولتاژ نامی کاتد برابر 20 kV است، در نتیجه داریم:

$$V_{\text{ripple,Max}} = \frac{0.05}{100} \times 20000 = 10V$$


با توجه به آزمایش‌های از پیشین، تأخیر عملکرد رگولاتور خطی در حدود $1 \mu\text{s}$ است. با توجه به اینکه جریان پالس لامپ حدود 20 A است داریم:

$$C = \frac{20 \times 1 \times 10^{-6}}{10} = 2\mu F$$


حلقه کنترل این رگولاتور، بر مبنای پیش‌خور کردن جریان بار است. که در شکل (۴) نمایش داده شده است. در ساختار طراحی شده، از پیش‌خور کردن جریان بار برای تسریع در فرآیند جریان افت پالس استفاده شده است. در لحظه شروع پالس و جریان کشیدن لامپ، ضریبی از جریان بار به خروجی کنترل‌کننده ولتاژ تزریق می‌شود. در حلقه‌های کنترلی، این امر برای افزایش سرعت دینامیکی انجام می‌شود.

بدین ترتیب، به محض جاری شدن جریان بار، ولتاژ خازن با یک شیبی افت می‌کند، در این حالت یا تأخیر بسیار پایین مدار پیش‌خور به خاطر تزریق جریان به گیت ماسفت‌ها که در ناحیه خطی قرار گرفته‌اند و کاهش مهم درین سورتس آن‌ها شروع به تزریق جریان به خازن لینک ثانویه می‌کند. در نتیجه این فرآیند، ولتاژ پالس ثابت می‌ماند.

البته چنین فرآیندی ممکن است به خطای ماندگار منجر شود. زیرا بازخوردی از ولتاژ بار در مقدار جریان تزریقی ماسفت‌ها وجود ندارد. به همین دلیل نیاز است تا یک حلقه ولتاژ خارجی تصحیح ولتاژ خروجی را بر عهده بگیرد.




شکل (۵): نقشه کلی شبیه‌سازی رگولاتور سریع



شکل (۷): نمایش ولتاژ سوئیچ در ناحیه تریودی در لحظه قبل از پالس جریان، هنگام جریان پالس و بعد از آن


در این طراحی لازم است تا از ساختار موازی این ماسفت‌ها استفاده شود. زیرا جریان بار ۲۰ A است و توان تلفاتی قابل تحمل برای یک سوئیچ نیست. در ناحیه تریودی، هم مقدار مقاومت اهمی ماسفت‌ها زیاد است و هم جریان آن‌که توان تلفاتی زیادی را نتیجه می‌دهد. به همین دلیل شبیه‌سازی ۱۰ ماسفت به صورت موازی در ناحیه تریودی انجام شده که جبران‌سازی پالس را انجام می‌دهند. نقشه این ساختار در شکل (۸) نشان داده شده است.



شکل (۶): مدار تولیدکننده ولتاژ گیت ماسفت در ناحیه تریودی

ولتاژ ماسفت در هنگام جبران‌سازی ریپل سطح پالس در شکل (۷) نشان داده شده است. در لحظه قبل از پالس جریان، ولتاژ ماسفت تغییری نکرده است. در زمان پالس جریان، ولتاژ ماسفت کاهش می‌یابد زیرا ماسفت در ناحیه تریودی همانند یک منبع جریان با ولتاژ متغیر است. کاهش ولتاژ ماسفت به منظور ثبات پالس در زمان جریان کشیدن لامپ است.


به مدار تولید کننده پالس گیت ماسفت خطی



از کنترلر

شکل (۱۰): مدار جمع‌کننده ولتاژ طراحی شده

جمع‌کننده باید دارای پهنای باند بزرگ و زمان پاسخ سریع باشد تا همانند یک جمع‌کننده ایده‌آل رفتار کند. به همین دلیل از LM7171 برای این کار استفاده شده است.




شکل (۱۱): شکل موج ولتاژهای پایانه‌های مثبت و منفی و خروجی تقویت‌کننده تفاضلی


در شکل (۱۱)، نمودار قرمز بازخورد جریان بار، نمودار بنفش خروجی کنترل‌کننده ولتاژ و نمودار آبی خروجی جمع‌کننده است.

۴-۵- بازخورد ولتاژ

برای اینکه ولتاژ خروجی با کیفیت مناسب و تشابه بالا به کنترل‌کننده ولتاژ تحویل داده شود، لازم است تا ثابت زمانی دو قسمت مقسم باهم برابر باشند.




شکل (۱۲): نمایش مدار مقسم ولتاژ



شکل (۸): نقشه رگولاتور سریع تریودی با ساختار موازی

برای آزمایش سرعت این ماسفت‌ها، نتایج شبیه‌سازی در ادامه آورده شده است:



شکل (۹): نتیجه شبیه‌سازی رگولاتور طراحی شده

در شکل (۹)، ولتاژ گیت ماسفت‌ها و جریان مجموعه ماسفت‌ها نمایش داده شده است. تأخیر بین ولتاژ گیت و جریان ماسفت در حد ۴۰ ns است. در ضمن، بخش عمده این تأخیر مربوط به زمانی است که ولتاژ خازن گیت سورس ماسفت در زیر مقداری است که ماسفت را در ناحیه روشن شدن قرار بدهد. لازم به ذکر است که موازی کردن ماسفت‌ها، سرعت ماسفت مجموع را افزایش می‌دهد زیرا، جریان هر ماسفت کاهش می‌یابد.

ماسفت انتخاب‌شده برای رگولاتور سری، IXTN8N150L است که تلفات قابل تحمل ۵۴۵ w را دارد.

۴-۴- جمع‌کننده ولتاژ


همان‌طور که گفته شد لازم است تا ولتاژ خروجی کنترل‌کننده ولتاژ را با بازخورد جریان جمع کرد و حاصل را به‌عنوان مرجع به تقویت‌کننده تفاضلی منتقل کرد.

مدار طراحی‌شده در شکل (۱۰) آورده شده است:


۷-۴- شبیه‌سازی کلی رگولاتور سریع

به منظور ارزیابی کلی طرح، مدار در نرم‌افزار PSPICE شبیه‌سازی شد. البته هر بخش به صورت جزئی در بخش‌های قبلی توضیح داده شد. در ابتدا، مدار بدون رگولاتور سریع شبیه‌سازی شد. خازن خروجی منبع تغذیه $8 \mu\text{f}$ و فرکانس کلیدزنی منبع تغذیه 2 kHz در نظر گرفته شده است. با توجه به این‌که پهنای باند منبع تغذیه پیش‌رگولاتور 1 kHz در نظر گرفته شده است، در نظر گرفتن ریپل 2 kHz برای منبع تغذیه کلیدزنی در شبیه‌سازی منطقی به نظر می‌رسد. نقشه مدار شبیه‌سازی شده در شکل (۵) نمایش داده شده است.

برای شبیه‌سازی، عرض پالس $300 \mu\text{s}$ و زمان وظیفه 7% در نظر گرفته شد. شکل موج خروجی بدون رگولاتور سریع و با وجود رگولاتور سریع به ترتیب در شکل‌های (۱۶-۱۵) آورده شده است:



شکل (۱۵): شکل موج بدون وجود مدار پس‌رگولاتور




شکل (۱۶): شکل موج با وجود رگولاتور سریع

با توجه به شکل‌ها، ریپل درون پالس حدود 300 V است که با اعمال مدار پس‌رگولاتور این مقدار به کمتر از 5 V رسیده است.

۶-۴- کنترل‌کننده ولتاژ

لزام کنترل ولتاژ، حذف خطای حالت ماندگار سیستم پیش‌خور جریان است. این کنترل‌کننده به تصحیح ولتاژ خروجی منبع تغذیه در صورت انحراف از مقدار مرجع می‌پردازد.


یک کنترل‌کننده PI با ملاحظات خاصی توسط LM7171 طراحی شد. مدار طراحی شده برای این کنترل‌کننده در شکل (۱۳) نشان داده شده است:




شکل (۱۳): نمایش کنترل‌کننده ولتاژ حلقه کنترل ولتاژ

نکته اول این است که خروجی تقویت‌کننده تفاضلی بین 0 V تا 5 V محدود شده است. اگر خروجی کنترل‌کننده به صفر محدود شود، سیستم کنترل ولتاژ، اثر تخریبی بر سیستم خروجی نخواهد داشت. دقت کنید که اگر تغذیه‌های آپ امپ محدود شود، قطعه پهنای باند باریک‌تری نشان خواهد داد. هم‌چنین چون کنترل‌کننده بسیار سریع طراحی شده است، احتمال ناپایداری حلقه بسته وجود دارد. به همین دلیل خروجی کنترل‌کننده از بالا نیز محدود شده است.

در شکل (۱۴) نمودار قرمز، سمپل جریان بار و نمودار آبی خروجی کنترل‌کننده است.



شکل (۱۴): خروجی کنترل‌کننده ولتاژ به همراه نمونه‌ای از جریان بار




شکل (۱۹): تأثیر شکل موج ولتاژ خروجی با قرار دادن نویز ۲ kHz روی دامنه بازخورد ولتاژ

شکل فوق نشان می‌دهد که نویز فرکانس پایین باعث افزایش ریپل خروجی می‌گردد. حتی اگر پهنای باند سیستم پیش‌خور زیاد باشد، به دلیل اینکه بهره کمتر کننده ولتاژ زیاد است، تأثیر نویز ولتاژ در خروجی جمع‌کننده ولتاژ دیده شده و در ریپل خروجی تأثیر خواهد گذاشت. به همین دلیل لازم است تا شیلد خوبی برای مسیر بازخورد ولتاژ در نظر گرفته شود.

۴-۱۰-۱-۰ ساخت و آزمایش مدار پس رگولاتور

۴-۱۰-۱-۰-۱ طراحی مدارهای چابی رگولاتور خطی سریع

رگولاتور خطی شامل دو زیر بخش کلی است که دیاگرام کلی آن در شکل (۲۰) نمایش داده شده است.



شکل (۲۰): دیاگرام کلی رگولاتور خطی سریع


بخش اول، کنترل کننده ولتاژ خازن ثانویه است که ثابت ماندن ولتاژ این خازن اهمیت به سزایی در حداکثر ریپل مجاز ولتاژ کاتد دارد. بخش دیگر که در واقع مهم‌ترین بخش رگولاتور خطی را تشکیل می‌دهد، بردی شامل ماژول‌های رگولاتور و کنترل و حفاظت این مجموعه است.

کنترل کننده در نظر گرفته شده برای کنترل ولتاژ خازن تغذیه کاتد از نوع PID در نظر گرفته شده است. ولی به‌منظور طراحی این کنترل کننده ابتدا از بخش کنترل تناسبی آن استفاده می‌شود و در صورتی که این کنترل کننده دارای خطا بود و یا سرعت

۴-۸- تحلیل رفتار مدولاتور با در نظر گرفتن نویز در

سمپل جریان

با توجه به حساسیت در مورد سیگنال بازخورد جریان بر رفتار سیستم، نویز را در بازخورد سیگنال جریان شبیه‌سازی کردیم. برای این کار یک منبع 100 mV با پایانه بازخورد سری شد. شکل موج ولتاژ خروجی در اثر این نویز در شکل زیر نشان داده شده است.




شکل (۱۷): شکل موج ولتاژ خروجی در اثر نویز در اندازه‌گیری جریان

همان‌طور که مشخص است، نویز در سیگنال بازخورد جریان تأثیر شگرفی بر رفتار سیستم ندارد. چون سیگنال جریان دارای مقدار بزرگی است (در حد ۸۷)، لذا نویز اندازه‌گیری جریان تأثیر چندانی بر ریپل نخواهد داشت.

۴-۹- تأثیر نویز اندازه‌گیری ولتاژ

چون دامنه سیگنال بازخورد ولتاژ کم است و سرعت و بهره کنترل کننده زیاد است. نویز ولتاژ می‌تواند در رفتار سیستم تأثیرگذار باشد. در ابتدا فرکانس نویز را 20 kHz و دامنه نویز را 20 mV قرار دادیم. نتیجه ولتاژ خروجی در شکل زیر نمایش داده شده است:




شکل (۱۸): تأثیر نویز ولتاژ بر ریپل خروجی

چون فرکانس نویز بیش از پهنای باند کنترل کننده ولتاژ است، پس تأثیری در شکل موج خروجی ندارد. در شبیه‌سازی بعد فرکانس نویز را 2 kHz قرار دادیم.

۴-۱۰-۳- برد اصلی رگولاتور

برد دیگر این بخش، برد اصلی رگولاتور است که مهم‌ترین اجزای رگولاتور در این برد قرار دارند. دیگرام کلی برد در شکل (۲۲) آورده شده است. در این برد از ۱۰ ماسفت خطی با شماره قطعه IXTN8N150L استفاده شده است. این ماسفت قابلیت کار در ولتاژ تا ۱۵۰۰V را دارا می‌باشد و جریان دائم ۷/۵A و جریان پالسی ۲۰A رو می‌تواند عبور دهد. ویژگی برجسته این ماژول دارا بودن توان تلفاتی ۵۴۵W است که این ویژگی نشان‌دهنده مناسب بودن آن برای کار در ناحیه خطی با تلفات بالا است. جریان بار دارای مقدار حداکثر ۲۰A با دوره کار ۷٪ می‌باشد. با موازی کردن این ۱۰ ماسفت جریان پالسی عبوری از هر کدام از آن‌ها در حدود ۲A است.




شکل (۲۲): دیگرام برد اصلی رگولاتور خطی سریع

چنانچه فرض کنیم اختلاف ولتاژ لینک اولیه و ثانویه در حدود ۱ kV باشد، با توجه به دوره کار تلفات هر ماسفت به صورت زیر حساب می‌شود.

$$P_D = 1000 \times 2 \times 0.07 = 140W$$

این مقدار تلفات برای ماسفت با قدرت اتلاف حداکثر ۵۴۵ W مقدار قابل قبولی است. در شکل (۲۲) نقشه ماسفتها مورد استفاده در رگولاتور خطی سریع نشان داده شده است.



شکل (۲۳): نقشه ماسفتها مورد استفاده در رگولاتور خطی سریع

مناسب را نداشت، از بخش‌های انتگرال گیر و مشتق‌گیر این برد استفاده خواهد شد.

در گام اول کنترل کننده تناسبی را به گونه‌ای طراحی می‌کنیم که با فرض افت ولتاژ در حدود ۲V در لینک ثانویه، کنترل کننده تناسبی خطا را ملاحظه کرده و با ضریب تناسبی مطلوب، وارد عمل شود. طراحی را به گونه‌ای انجام می‌دهیم که افت ولتاژ ۲V در لینک خازنی ثانویه با ظرفیت ۲ μF در زمان حداکثر ۱ μs جبران شود. با توجه به محاسبات زیر مقدار جریان تأمین شده توسط لینک خازنی ثانویه در این بازه زمانی به صورت زیر محاسبه می‌شود.

$$I = \frac{2V \times 2\mu F}{1\mu s} = 4A$$

از این روی کنترل کننده ولتاژ باید جریان فوق را تأمین کند. از آنجا که ۱۰ ماسفت موازی داریم باید هر ماسفت ۰/۱ این جریان را تأمین کند که با توجه به مقادیر محاسبه شده حدود ۰/۴ می‌شود. با توجه به این مقدار ولتاژ دو سر مقاومت ۰/۷۵ Ω سری با ماسفت (جهت اندازه‌گیری جریان) حدود ۰/۳V باید افزایش یابد که کنترل کننده ولتاژ وظیفه این امر را بر عهده دارد. همچنین از آنجا که به منظور قرائت ولتاژ کاتد از یک پروب با نسبت 1/250 استفاده شده است در نتیجه افت ولتاژ دو ولتی در نمونه‌گیر به صورت افت ولتاژ 2/250=0.008V دیده می‌شود.

حال کنترل کننده ولتاژ باید دارای ضریب تناسبی مطلوب جهت تبدیل ولتاژ ۰/۰۰۸V به ۰/۳V باشد.


این ضریب به صورت زیر است.

$$K = \frac{0.3}{0.008} = 37.5$$

۴-۱۰-۲- برد نهایی کنترل کننده ولتاژ لینک ثانویه

ابعاد برد طراحی شده برای کنترل کننده ولتاژ لینک ثانویه برابر ۱۲*۹.۴ سانتی‌متر مربع است.


در نهایت برد PCB طراحی شده به صورت زیر است:




شکل (۲۱): PCB برد کنترل کننده ولتاژ کاتد

۵- آزمایش مدار پس‌رگولاتور


به جهت آزمایش مدار پس‌رگولاتور نیاز به یک تغذیه ولتاژ بالای ۲۰ kV با توان متوسط ۲۸ KW سری با آن است که در عرض پالس ۳۰۰ μs حداکثر ۷۵۰V افت پیدا کند (شکل ۲۶) و جهت آزمایش و جریان‌کشی پالسی از یک سری سوییچ ولتاژ بالای نیمه‌هادی سریع (شکل ۲۷) که قابلیت کلیدزنی ولتاژ ۲۵ kV را داشته و یک‌بار ۱ kΩ خالص که به‌علت عدم دسترسی به‌صورت آزمایشگاهی با کمترین اثر سلفی و خازنی ساخته شد، آزمایش‌ها انجام گردید که در شکل (۲۵) چیدمان آزمایش آورده شده است.



شکل (۲۵): چیدمان آزمایش



شکل (۲۶): تغذیه ولتاژ مستقیم ۲۰ kV با توان متوسط ۲۸ KW



شکل (۲۷): مدار کلید زنی HV و بار ۱ kΩ معادل لامپ کلاسترون

۴-۱۰-۴- محاسبات محدوده ولتاژ رگولاتور خطی

با توجه به این‌که برای کنترل باس خروجی اینورترها به کنترل ولتاژ رگولاتور خطی نیاز است در نتیجه باید ولتاژ قرائت‌شده خود را به مقدار مرجع کنترل‌کننده برساند.

از سوی دیگر بنا بر طراحی مقاومت‌های نمونه‌گیر ولتاژ، درازای ولتاژ نمونه ۶/۶ V، ولتاژ رگولاتور برابر ۱۰۰۰ V می‌شود.

با توجه به این‌که برای تولید ولتاژ مرجع کنترل‌کننده از REF01 با خروجی حداکثر ۱۰V استفاده شده است، در نتیجه چنانچه ولتاژ مرجع روی ۱۰V قرار گیرد، حداکثر ولتاژ رگولاتور از رابطه زیر به‌دست می‌آید:


$$V_{Max} = 10 \times \frac{1000}{6.6} = 1515.15V$$

در نتیجه ولتاژ دو سر رگولاتور خطی از ۰V تا ۱۵۱۵V قابل تغییر است.


چنانچه ولتاژ لینک ثانویه را ۲۰ kV در نظر بگیریم در نتیجه ولتاژ لینک اولیه (خروجی اینورترها) بین ۲۰ kV تا ۲۱/۵ kV خواهد بود.

۴-۱۰-۵- برد نهایی برد اصلی رگولاتور خطی سریع


در شکل (۲۴) PCB برد اصلی رگولاتور خطی سریع نشان داده شده است.



شکل (۲۴): PCB برد اصلی رگولاتور خطی سریع



شکل (۳۱): رنگ زرد: ولتاژ خروجی پس رگولاتور و رنگ سبز: مقدار DC ولتاژ باس ثانویه



شکل (۳۲): رنگ زرد: ولتاژ خروجی پس رگولاتور و رنگ سبز: مقدار DC ولتاژ باس ثانویه


۲-۵- آزمایش تغذیه کاتد در حالتی که ۴ اینورتر فعال و مدار پس رگولاتور وجود دارد

در این آزمایش مجموع چهار اینورتر ولتاژ بالا حدود ۱۹ kV و شرایط آزمایش عرض پالس ۷۵ μs و فرکانس کلیدزنی بار خروجی ۱ KHz و بار اهمی ۱ KΩ بوده است.

شکل (۳۳) مقدار ولتاژ خروجی تغذیه ولتاژ بالا و شکل (۳۴) ریپل تغذیه را در حالتی که مدار پس رگولاتور اتصال کوتاه شده است نمایش می‌دهد. در این حالت ریپل درون پالس به ۱۲۰ V رسیده است.



شکل (۲۸): تغذیه کاتد شامل اینورتر ۲۰KV و پس رگولاتور ۱۰۰۰V و سوئیچ کلیدزنی ولتاژ بالا و بار اهمی




شکل (۲۹): مدار پس رگولاتور ۱۰۰۰V با جریان پالسی ۲۰A


۱-۵- آزمایش مدار پس رگولاتور

۱-۱-۵- آزمایش ولتاژ 4 kV رگولاتور خطی


در این آزمایش یکی از ماژول‌های اینورتر فعال بود و شرایط آزمایش عرض پالس ۱۰۰ μs و فرکانس ۹۰ Hz و بار اهمی ۵۰۰ Ω بوده است.



شکل (۳۰): رنگ زرد: ولتاژ گیت ماسفته‌ای پس رگولاتور و رنگ سبز: مقدار DC ولتاژ باس ثانویه



شکل (۳۶): رنگ سبز: مقدار ریپل درون پالس ولتاژ خروجی با پس‌رگولاتور در عرض پالس ۲۰۰ μs در شرایط ولتاژ تغذیه ۱۸ KV و جریان پالسی ۱۸ A



شکل (۳۷): آزمایش در شرایط ولتاژ لینک اولیه ۱۸ KV و ولتاژ روی مدار پس‌رگولاتور ۳۲۰ KV


۶- نتیجه‌گیری

در این مقاله برحسب ضریب بهبود MTI مطلوب ریپل درون پالسی تغذیه کاند لامپ مشخص و برای تحقق آن یک تغذیه HV با سرعت حلقه زیر ۱ Khz و یک مدار پس‌رگولاتور سریع سری با تغذیه برای کاهش افت درون پالس پیشنهاد شد. مدار پس‌رگولاتور پیشنهادی یک مدار کاملاً نیمه‌هادی است که جایگزین سویچ لامپی در مدارات مشابه می‌شود. مدار پس‌رگولاتور پیشنهادی شبیه‌سازی و ساخته و نتایج آزمایش آورده شد. نتایج بر این موضوع تأکید دارد که مدار برای توان‌های پالسی بالای ۱۰۰ kw می‌تواند جایگزین نمونه پس‌رگولاتور لامپی شود.

متناسب با نیازمندی سیستمی رادار لامپ تقویت‌کننده انتخاب و مشخصات هر بخش مدولاتور لامپ تعیین شد. مهم‌ترین بخش مدولاتور تغذیه کاند لامپ است. یک منبع تغذیه HV که باید در عرض پالس ۲۰۰ μs و ولتاژ ۲۰ kV و جریان




شکل (۳۳): رنگ سبز: مقدار ولتاژ باس ثانویه با پس‌رگولاتور



شکل (۳۴): رنگ سبز: مقدار ریپل ولتاژ خروجی بدون پس‌رگولاتور

شکل (۳۵) در همان شرایط تغذیه کاتد ۱۸ kV و جریان پالسی ۱۸۸ انجام شده فقط مدار پس‌رگولاتور در مدار وجود دارد. در این سطح ریپل درون پالس به حدود ۲V رسیده است. در شکل‌های (۳۶-۳۷) شرایط در عرض پالس ۲۰۰ μs ولی فرکانس پایین‌تر تکرار و نتیجه مطلوب حاصل شده است.



شکل (۳۵): رنگ سبز: مقدار ریپل درون پالس ولتاژ خروجی با پس‌رگولاتور، رنگ آبی پالس گیت ماسفته‌ای پس‌رگولاتور در عرض پالس ۷۵ μs

۷- مراجع

- [1] Xiangcheng Wang ; Feng Tian ; Issa Batarseh A, "High Efficiency Parallel Post Regulator for Wide Range Input DC-DC Converter". IEEE Transactions on Power Electronics, Year: 2008.
- [2] tauno albert, Ms thesis, " Post Regulation Low Drop Out (LDO) Regulator", section 1, 2014.
- [3] [3] Suk-Ho Ahn, H.J. Ryoo, "Low-Ripple and High-Precision High-Voltage DC Power Supply for Pulsed Power Applications "IEEE TRANSACTIONS, 2014.
- [4] Chuang Zhang, Dongsheng Ma, Ashok Srivastava, "Integrated Adaptive DC/DC Conversion with Adaptive Pulse-Train Technique for Low-Ripple Fast-Response Regulation", 2004.
- [5] Fathi akbar, "Improved regulation and Drop of high voltage DC power supplies for pulsed loads using resonant converters", pages 73-91, 2018 (in Persian).
- [6] Technical manual intermediate maintenance, instructions, "Navir 16-30AWG9-6-1", section 3, pp 1-25.
- [7] Merrill skolnic, "radar handbook, third edition", mc graw hill, pp. 111-124, 2008.
- [8] sivan, "microwave tube transmitter", pp. 334-342, 1994.

۲۰ A با افت درون پالس کمتر از 0.5% به کاتد لامپ اعمال کند. طرح پیشنهادی یک اینورتر 20 kV که نیاز به توان دهی لحظه‌ای 400 kw نیست بلکه باید توان متوسط 28 kw را بدهد. این روش کنترل مبدل را قادر می‌سازد با حفظ الزامات عملکردی با فرکانس‌های پایین‌تری کلیدزنی کند. گرچه بار دارای ماهیت پالسی است اما بار دیده شده برای مبدل، معادل یک بار متوسط ثابت است. همان‌طور که مبدل برای مقدار بار پالسی در نظر گرفته شده است، نیاز است مدار ZCS اینورتر برای مقدار اسمی ولتاژ ورودی و متوسط بار پالسی طراحی شود. به دلیل اینکه افت درون پالسی به وسیله مدار پس‌رگولاتور انجام می‌شود و نیازی به جبران‌سازی درون پالسی از طریق کلیدزنی مبدل نمی‌باشد از این‌رو طراحی مدار جبران‌ساز برای دستیابی به رگولاسیون و تغییرات ورودی به صورت ساده‌تری انجام می‌شود و به خاطر داشتن پهنای باند کوچک‌تر، استرس روی المان‌های کلیدزنی و مدار تشدید کاهش می‌یابد. مدار پس‌رگولاتور در زمان جریان کشیدن پالسی با توان پیک 400 kw با پیش‌خور کردن جریان میزان افت عرض پالس را جبران کند. طرح فوق شبیه‌سازی و مدارات نقشه و PCB طراحی گردید و در نهایت با یک بار پالسی تغذیه کاتد آزمایش و با شبیه‌سازی مقایسه شد و مورد تأیید قرار گرفت.

Design and Implementation of a Post Regulator Circuit to Achieve A High MTI Improvement Factor in a Phase Array Radar Transmitter

H. Beihaghi, R. Fatemi Mofrad*

Malek-Ashtar University of Technology

(Received: 22/01/2019, Accepted: 07/05/2019)

Abstract

In MTI tracking radars, one of the main factors for canceling clutter at the radar transmitter output and increasing MTI filter improvement factor is the reduction of cathode power supply voltage ripples. Voltage ripples can be compensated by inserting a post regulator circuit at the output of the amplifier tube. In this paper, the post-regulator circuit needed to reduce the intra-pulse ripple of a X -band 75KW Klystron transmitter, in order to achieve a 50dB MTI improvement factor is first simulated and then designed and implemented and the test results are presented. The main feature of the presented work is the design and implementation of a post-regulator circuit for a 0.05% voltage ripple level in a high frequency X -band 75 KW Klystron transmitter with a 20KV voltage level and 20A current with a 7% duty cycle. The presented circuit has been implemented with semiconductor technology, which by itself, is an innovation in the circuits of this type.

Keywords: Post Regulator•Transmitter•MTI Improvement Factor•Cathode Power Supply, Very Low Intra-Pulse Ripple

* Corresponding author E-mail: fatemi@mut.ac.ir