اخبار و اعلانات
آمار
| تعداد نشریات | 38 |
| تعداد شماره‌ها | 1,240 |
| تعداد مقالات | 8,994 |
| تعداد مشاهده مقاله | 7,847,858 |
| تعداد دریافت فایل اصل مقاله | 4,708,085 |
پیاده سازی سخت‌افزاری سیستم های رمزنگاری بر اساس زوج سازی تیت با استفاده از FPGA روی F 2^283 | ||
| علوم و فناوریهای پدافند نوین | ||
| مقاله 1، دوره 7، شماره 2 - شماره پیاپی 24، شهریور 1395، صفحه 95-106 اصل مقاله (1.11 M) | ||
| نویسندگان | ||
| محسن جهانبانی* 1؛ زین العابدین نوروزی؛ نصور باقری2 | ||
| 1رمزنگاری-پیاده سازی الگوریتم های رمزنگاری | ||
| 2رمزنگاری | ||
| تاریخ دریافت: 10 بهمن 1397، تاریخ بازنگری: 02 دی 1403، تاریخ پذیرش: 10 بهمن 1397 | ||
| چکیده | ||
| زوج سازی در رمزنگاری، یک نگاشت دوخطی از اعضای دو گروه جمعی از خم بیضوی به یک عضو گروه ضربی از میدان متناهی است و به منظور ساختن طرح های رمزنگاری یا حمله به آنها مورد استفاده قرار میگیرد. زوج سازی تیت پرکاربردترین نوع زوج سازی است که با استفاده از الگوریتم میلر محاسبه میشود و نسخه بهبودیافته این الگوریتم برای خمهای ابرمنفرد زوج سازی &etaT نامیده میشود. به دلیل حجیم و زمان بر بودن محاسبات زوج سازی تیت، پیاده سازی سخت افزاری آن بر پیاده سازی نرم افزاری ترجیح داده میشود. در این مقاله یک معماری جدید برای محاسبات زوج سازی تیت روی میدان F2283 پیشنهاد شده است. این معماری از ادغام دو بخش الگوریتم شامل زوج سازی و توان رسانی نهایی با استفاده از تکنیک به اشتراک گذاری منابع حاصل شده است. این پیاده سازی روی FPGAهای خانواده Xilinx انجام شده است. مقایسه نتایج این پیاده سازی بهبود 38 درصد در زمان محاسبه و بهبود 10 درصد برای معیار سطح در زمان را نسبت به کارهای دیگر نشان می دهد. در ضمن پیاده سازی نرم افزاری با استفاده از نرم افزار ریاضی SAGEبه منظور آزمودن صحت جواب های به‌دست‌آمده و همچنین تولید نقاط روی خم، انجام شده است. | ||
| کلیدواژه‌ها | ||
| زوج سازی تیت؛ زوج سازی؛ میدان متناهی دودویی؛ خم بیضوی؛ معماری سخت افزاری؛ FPGA | ||
| عنوان مقاله [English] | ||
| FPGA Implementation of Cryptographic Systems Based on Tate Pairing on Binary Field | ||
| نویسندگان [English] | ||
| Mohsen Jahanbani1؛ Zeynolabedin Noroozi؛ Nasor Bagheri2 | ||
| چکیده [English] | ||
| Pairing-based cryptography is the use of a pairing between elements of two additive group on elliptic curve to a third multiplicative group on finite field to construct or analyze cryptographic systems. The Tate pairing is a common pairing and computed by use of Miller`s algorithm. Improved version for this algorithm on supersingular elliptic curve is named &etaT . Pairing is quite computationally expensive and time consuming. Therefore, it is more attractive to implement on hardware rather than software. In this paper we proposed a new architecture for computation of pairing on F2283. This architecture is resulted from merging two parts of algorithm including pairing and final exponentiation and using resource sharing technique. The base of Tate pairing is finite field arithmetic units. Design and synthesis of this implementation are conducted using Xilinx`s FPGA. Comparison between this result and other work shows that this implementation gains % 38 improvements on calculation time and %10 improvement on product of area and time. Also software implementation is done by SAGE mathematical software for justifying of the results and generating points on elliptic curve. | ||
| کلیدواژه‌ها [English] | ||
| Tate Pairing, Elliptic Curve, Binary Finite Field, Hardware Architecture, FPGA | ||
|
آمار تعداد مشاهده مقاله: 515 تعداد دریافت فایل اصل مقاله: 223 |
||