طراحی آرایه سیستولیکی برای اجرای الگوریتم SL0 | ||
| پدافند الکترونیکی و سایبری | ||
| مقاله 6، دوره 7، شماره 4 - شماره پیاپی 28، زمستان 1398، صفحه 59-65 اصل مقاله (1.33 M) | ||
| نوع مقاله: مقاله پژوهشی | ||
| نویسندگان | ||
| علی ناصری1؛ روزبه جزپیری2 | ||
| 1دانشیار دانشگاه جامع امام حسین(ع) | ||
| 2کارشناس ارشد الکترونیک دانشگاه زنجان | ||
| چکیده | ||
| معماری سیستولیکی یکی از پرکاربردترین معماری های پردازش موازی به حساب می آید. درآرایه سیستولیکی واحدهای ALU بصورت آرایه کنار هم قرار می گیرند. آرایه سیستولیکی به صورت سنکرون عمل می کند بصورتی که با نگاشت مناسب ورودی ها به آن قادر است محاسبات دارای معادله بازگشتی را بطور موازی انجام دهد. در این مقاله آرایه سیستولیکی برای یکی از الگوریتمهای استفادهشده در نمایش (تجزیه) تنک بنام الگوریتم SL0 طراحی شده و با شبیه سازی نرم افزاری مورد ارزیابی واقع گردید. نتایج حاکی از آن است اجرای الگوریتم مذکور با تک پردازنده با فرض 4 کلاک برای انجام هر بار معادله بازگشتی کلاکی معادل 4N^3+9.7N^2+3.2N+18لازم دارد در حالیکه انجام آن با آرایه سیستولیکی به دلیل انجام محاسبات به صورت موازی و پایپ لاین، کلاکی معادل 48N+32 لازم دارد. در این مقاله آرایه سیستولیکی برای یکی از الگوریتمهای استفادهشده در نمایش (تجزیه) تنک بنام الگوریتم SL0 طراحی شده و با شبیه سازی نرم افزاری مورد ارزیابی واقع گردید. نتایج حاکی از آن است اجرای الگوریتم مذکور با تک پردازنده با فرض 4 کلاک برای انجام هر بار معادله بازگشتی کلاکی معادل 4N^3+9.7N^2+3.2N+18لازم دارد در حالیکه انجام آن با آرایه سیستولیکی به دلیل انجام محاسبات به صورت موازی و پایپ لاین، کلاکی معادل 48N+32 لازم دارد. | ||
| کلیدواژهها | ||
| آرایه سیستولیکی؛ پردازش موازی؛ الگوریتم SL0؛ شبیه سازی؛ ضرب ماتریس | ||
| مراجع | ||
|
| ||
|
آمار تعداد مشاهده مقاله: 774 تعداد دریافت فایل اصل مقاله: 632 |
||