اخبار و اعلانات
آمار
| تعداد نشریات | 34 |
| تعداد شماره‌ها | 1,289 |
| تعداد مقالات | 9,294 |
| تعداد مشاهده مقاله | 8,800,214 |
| تعداد دریافت فایل اصل مقاله | 5,339,759 |
پیاده‌سازی بهبودیافته الگوریتم پردازش تصویر با نرم‌افزارHLS جهت استفاده در جستجوگر اپتیکی | ||
| پدافند الکترونیکی و سایبری | ||
| مقاله 2، دوره 12، شماره 4 - شماره پیاپی 48، بهمن 1403 | ||
| نوع مقاله: مقاله پژوهشی | ||
| نویسندگان | ||
| مهدی یوسفوند1؛ مهدی نصیری* 2؛ روح الله بی باک3 | ||
| 1کارشناسی ارشد،دانشگاه جامع امام حسین (ع)، تهران،ایران | ||
| 2استادیار،دانشگاه جامع امام حسین (ع)، تهران،ایران | ||
| 3کارشناسی ارشد،دانشگاه تربیت مدرس، تهران ، ایران | ||
| تاریخ دریافت: 01 شهریور 1403، تاریخ بازنگری: 20 آذر 1403، تاریخ پذیرش: 23 دی 1403 | ||
| چکیده | ||
| سامانه‌های پردازش تصویر کنونی بایستی توانایی پردازش سریع تصاویر با نرخ تصویربرداری بالا را داشته باشند. برای کاهش زمان محاسبات و افزایش سرعت پردازش می‌توان الگوریتم‌ها را بر روی شتاب‌دهنده‌های سخت‌افزاری مانند FPGA پیاده‌سازی نمود. پیاده‌سازی سخت‌افزاری الگوریتم‌های پردازش تصویر بایستی به‌صورت کارا و باهدف افزایش سرعت پردازش، کاهش منابع مصرفی و درنتیجه کاهش هزینه پردازنده به‌کاررفته صورت گیرد. در کاربرد آشکارسازی هدف، جستجوگر اپتیکی با استفاده از الگوریتم‌های پردازش تصویر و مقایسه اطلاعات تصویر فعلی دوربین با اطلاعات موجود از تصویر هدف موردنظر که قبلاً در حافظه پردازشگر آن ذخیره شده است قادر به آشکارسازی، تشخیص و ردگیری هدف خواهد بود. در این فرایند، SIFT الگوریتمی برای کاربردهای تناظر یابی است که بخش DoG یکی از زیر بخش‌های آن است. DoG به‌تنهایی بیش از 80% زمان اجرای الگوریتم SIFT را در بر می‌گیرد. دلیل این امر این است که فیلتر‌های گاوسین به تعداد زیادی در تصویر ورودی ضرب می‌شود. معماری پیشنهادی به‌گونه‌ای است که برای پیاده‌سازی RTL هر فیلتر گاوسین 15*15 تنها از دو واحد DSP48 استفاده می‌شود. مزیت کاهش تعداد منابع مربوط به ارزان شدن FPGA به کار گرفته شده است. برای پیاده‌سازی معماری پیشنهادی ابزار HLS به‌کاررفته است. | ||
| کلیدواژه‌ها | ||
| جستجوگر؛ الگوریتم SIFT؛ DOG؛ HLS؛ DSP48 | ||
| موضوعات | ||
| ردیابی، مکان یابی، آشکار سازی و شنود سیگنال | ||
| عنوان مقاله [English] | ||
| Improved implementation of image processing algorithm with HLS software for use in optical seeker | ||
| نویسندگان [English] | ||
| Mahdi Yousofvand1؛ Mahdi Nasiri2؛ Rouhollah bibak3 | ||
| 1Master's degree, Imam Hussein (AS) University, Tehran, Iran | ||
| 2Assistant Professor, Imam Hussein (AS) University, Tehran, Iran | ||
| 3Master's degree, Tarbiat Modares University, Tehran, Iran | ||
| چکیده [English] | ||
| Current image processing systems have the ability to fast process images with high imaging rates. To reduce calculation time and increase processing speed, algorithms can be implemented on hardware accelerators such as FPGA. The hardware implementation of image processing algorithms should be improved with the aim of increasing the processing speed, reducing the resources consumed and, as a result, reducing the cost of the used processor. In the application of target detection, the optical seeker will be able to detect, recognize and track the target by using image processing algorithms and comparing the current image information of the camera with the information of the desired target image that has already been stored in its processor memory. In this process, SIFT is an algorithm for matching applications, of which the DOG section is one of its subsections. DOG alone covers more than 80% of the execution time of the SIFT algorithm. The reason for this is that many Gaussian filters are multiplied in the input image. The proposed architecture is presented in such a way that only two DSP48s are used for the RTL implementation of each 15x15 Gaussian filter. The advantage of reducing the number of resources related to the cheapness of FPGA has been used. HLS tool has been used to implement the proposed architecture. In the application of target detection, the optical seeker will be able to detect, recognize and track the target by using image processing algorithms and comparing the current image information of the camera with the information of the desired target image that has already been stored in its processor memory. In this process, SIFT is an algorithm for matching applications, of which the DOG section is one of its subsections. DOG alone covers more than 80% of the execution time of the SIFT algorithm. The reason for this is that many Gaussian filters are multiplied in the input image. The proposed architecture is presented in such a way that only two DSP48s are used for the RTL implementation of each 15x15 Gaussian filter. The advantage of reducing the number of resources related to the cheapness of FPGA has been used. HLS tool has been used to implement the proposed architecture. | ||
| کلیدواژه‌ها [English] | ||
| searcher, SIFT, DOG, HLS, DSP48 | ||
| مراجع | ||
|
| ||
|
آمار تعداد مشاهده مقاله: 43 |
||